\ 1

EUROPEAN PATENT OFFICE

floating gate

Patent Abstracts of Japan

PUBLICATION NUMBER

54069392

PUBLICATION DATE

: 04-06-79

APPLICATION DATE

14-11-77

APPLICATION NUMBER

: 52137057

APPLICANT:

NEC CORP;

INVENTOR:

SAKAMOTO MITSURU;

INT.CL.

H01L 27/04 H01L 29/78

TITLE

SEMICONDUCTOR INTEGRATED CIRCUIT

ABSTRACT :

PURPOSE: To shorten the rise time of an inverter by using a floating gate MOFET in the load side of the inverter when MOSFET is integrated in a semiconductor chip to constitute

an inverter circuit.

CONSTITUTION: Thick SiO_2 or Si_3N_4 insulating film 102 is caused to adhere to the circumference part on P-type Si substrate 101, and an inverter driving-side MOSFET consisting of source and drain regions 103 and 104 and gate insulating film 105 is formed on the surface of substrate 101 surrounded by film 102, and electrodes are provided in these regions. After that, when a load-side drain region 104, and electrode 107 is made common. Next, drain region 110 and gate insulating film 112 are provided, and electrodes are fitted to them respectively and are covered with insulating film 14. Thus, the floating gate element is connected to the driving- side element, thereby constituting an inverter.

COPYRIGHT: (C)1979,JPO&Japio

(19日本国特許庁(JP)

①特許出願公開

⑩公開特許公報 (A)

昭54—69392

filnt. Cl.2 H 01 L 27/04 H 01 L 29/78 識別記号

砂日本分類 99(5) H 0 99(5) E 3

7210-5F 6603-5F

庁内整理番号 ⑬公開 昭和54年(1979)6月4日

発明の数 1 審査請求 未請求

(全 5 頁)

11

60半導体集積回路

昭52-137057

@特 20出

昭52(1977)11月14日 頗

者 坂本充 70発

東京都港区芝五丁目33番1号 日本電気株式会社内

日本電気株式会社 の出

東京都港区芝五丁目33番1号

人 弁理士 内原晋 加代

発明の名称 半導体集積回路

2. 特許請求の範囲

半導体チップ内にMOB電界効果トランジスタ を集積してインパータ回路を構成する半導体集積 回路において、MOB電界効果トランジスタを使 用してなるインパータ回路の負荷側に浮遊ゲート NOB 世界効果トランジスタを使用することを特 徴とする半導体集費回路。

3. 発明の詳細な説明

本発明は半導体チップ内にMOB電界効果トラ ンジスタを集積してインパータ回路を構成する半 導体集積回路に関する。

MOS 電界効果トランジスタを用いる集積回路 に於いて該MOB 電界効果トランジスタは、一般に、

ィブレッションモードで作動させる。それ故、 数M08電界効果トランジスタを用いるインパー ま社会荷 倒トラン ジスタをエンハンスメントモー ドまたはディブレッションモードで 駆動倒トラ ンジスタをエンハンスメントモードで作動させる かまたは負荷側にオーミックな抵抗を結紛するの が一般的である。これ等の各インパータに関し、 それぞれの特徴を述べるなら以下の如くになる、 即ち、負荷倒トランジスタをエンハンスメントモ ードで作動させるインパータでは回路構成に飲負 荷鍋トランジスタのゲート電極とドレイン電極を 結盤して使うのが一般的である。との場合、負荷 假トランジスタのソース側に出力されるインパー タの最大電圧は電源電圧からしきい値電圧だけ差 し引いた値となる。次に、負荷銭トランジスタを デブレッションモードで作動させる場合、数 MOB 電界効果トランジスタのゲート電極はドレイン電 極またはソース電極と結線して用いられるが、 後 者の方法がより一般的である。そして、との時の ソース側に出力されるインパータの最大電圧は電

特開昭54- 69392(2)

原電圧に等しくなる。 最後にインパータの負荷側にオーミック抵抗を入れる場合良好なインパータの伝達特性曲線を得るためには非常に高抵抗の材質を必要とする。 このためにインパータの負荷側にオーミック抵抗を入れる方式は M O B 電界効果トランジスタを使用する果被回路には余り採用されない。

以上に述べた如く、№ 0 8 電界効果トランジスタを用いるインパータは大別して3 種類となるが、その中で、インパータの伝達特性曲線、データ出力立ち上がり時間 等を考えた場合、負荷側にディブレッションモードの№ 0 8 電界効果トランシスタを使用する方式が一番優れている。しかし、殴インパータでは、他の方式に較べ製造電界効果を見かったが、負荷側の№ 0 8 世界の立ち上がり時間の短縮化は制限されている。又、上述したインパータの負荷側に№ 0 8

電界効果トランジスタを使用する方式は当負荷側MOSトランジスタをエンハンスメントモード、ディブレッシッンモードのいずれを使うにしても、数MOS 電外効果トランジスタのゲート部に電極配服を施す必要がある。

本発明はかかる負荷倒当 0 8 電界効果トランジスタへのゲート配線を取り除き、I C の高集校化を容易にすると共に負荷側当 0 8 電界効果トランガンスタをディブレッション型にした時みられる出力傾への負荷側ゲート容量の付加を取り除る。 インパータの立ち上り時間をより縮少化するものである。 又、インパータの負荷側トランジスタの製作及び使用の自由度を上げるものである。

本発明は、半導体チャプ内にMOB電界効果トランジスタを無積してインパータ回路を構成する 半導体集積回路にかいて、インパータの負債側に 浮遊ゲートMOB電界効果トランジスタを使用するととを特象とする。

この時、当浮遊ゲートにはイオン注入等の技術 にて、前もって任意の電荷量を封入し、ゲートを 帯電させる。

本発明を実施例で説明する。

以下の実施例の説明はエンハンスメント型リチャンネルMOB電界効果トランジスタの場合について行うが、アチャンネルMOB電界効果トランジスタの場合も全く间様に実施できる。

第1四は本発明の1実施例の断面図である。

導電型がP型のシリコン基体101の表面部に 準いシリコン酸化膜、又はシリコン酸化膜等の絶 酸物質102を作る。とれ等の絶縁物質102に 囲まれたシリコン基体袋面部にインパータの風動 側M08 電界効果トランジスタを作裂し、酸トラ ンジスタのソース領域、ドレイン領域、ゲート絶 酸域、ソース電低、ドレイン領域ゲート電低をそ れぞれ103、104、105、106、107、 108(108′)とする。ことで、これ等の M08電界効果トランジスタは公知の方法にて作 製すればよい。また、ゲート電極108、108′

は、荷れもゲート電値であるが別機の材料を使り ものとする。例えば、108をアルミニウムで108′ を高機度不純物をドーブしたポリシリコン金属で 作り108~ 部表面は例えばシリコン酸化痰等の 絶験物質109で覆り。次に、インパータの負荷 側のMOB 電界効果トランジスタは、胶トランジ スタのソース領域を先述した駆動倒M08 電昇効 呆トランジズタのドレイン領域104と共通にし、 ソース電低は舷ドレイン電極に共通に107とす る。また、該負荷側MOSトランジスタのドレイ ン領域、ドレイン電極110、111とそれぞれ 形成し、ゲート絶轍膜112のゲート電極113 はとの場合、絶験物質114でもって、外部と完 全に遊断する。とのようにして、103をソース、 104をドレイン、108をゲートする畝動側MOS 電界効果トランジスタに、104をソース、110 をドレイン、113を浮遊ゲートとする浮遊ゲー トMOB竜界効果トランジスタが接続される。 と の時、該ゲート 直櫃113内にはイオン注入等の 技術により任意の電気量を注入し、帯電させてお

5

10

15

5

10

15

特開昭54- 69392(3)

く。かくして、本発明のインパータは構成される。 次に本発明のインパータの動作方法について説 明する。

第2図は第1図のインパータの等価値路図である。

酸インパータの回路構成は起動倒 M O B 電界効果トランジスタ201に入力電源(∇1 n)202を接続し、数トランジスタのソース側を接地する。次に、負荷側 M O B 電界効果トランジスタとして呼遊ゲート M O B 電界効果トランジスタのソース側を駆動側 M O B 電界効果トランジスタのドレイン側に、又、ドレイン側を電源(∇ p 6)204に接続する。この時、負荷側及び駆動側 M O B 電界効果トランジスタの基板は、任意の電圧(Veub)205に印加されているものとする。ここで、浮遊ゲート M O B 電界効果トランジスタのゲートには前もって(1)式

スタの実効テャンネル長、及びテャンネル報を示す。 この出力電位が接地電位の時の浮遊ゲートMOB 電界効果トランジスタ203のゲート 電位を(1) 次で示される電圧▼ に予めテャージアップしておけば、次に入力電圧▼1 n を低レベルにし、駆動筒トランジスタ201を0 P P にすれば、出力電圧▼0 を急増すると共に、 支針関トランジスタ203の件級ゲートの電位も(3) 式で以って基増する。 これば、停延ゲート M O B 電野効果トランジスタ

▼ 6 0 = ▼ + ▼ 0 ③)

のゲート絶縁減谷性を介する呼遊ゲートと♥ ○ の間のカップリングのためである。このために出力 電位に依らず、少なくとも終 ¥ ○ 8 トランジスタ 2 ○ 3 のソース側のティンネル域の表面は反転し 電域(▼ibid) 2 ○ 4 と縁返し、出力♥ ○ の 域大 電圧は♥objとなる。この点、当インパータは先 に述べた如く、負荷側 ¥ ○ 8 電井効米トランジス タをディブレッション型で使うインパータと问類 である。例えば本発明のインパータの負荷曲般は、 はディブレッション型の負荷曲線に近く、定覧化 位面積当りのゲート膜容量、 A はゲート面積、 ▼ は該呼遊ゲート M O B 電界効果トランジスタのソース 関を接地した時のしきい値電圧 ▼th以上の任意の電圧である。 ととでしきい値電圧 ▼thは(2)式で以って扱わされる。

 $\forall th = V_{f\beta} + 2\phi_f + \sqrt{2} \underbrace{\text{Esi} \underbrace{\text{EogNsub} (12\phi f 1 + V \text{sub})}}_{\text{Co}}$

こゝに、Vをはシリコンとゲート電極間のフラットバンド電圧、 fy はシリコンのフェルミレベル、 Esi、Eoは シリコンの比勝電率、真空の勝電率、 q、 Msupはそれぞれ、電気業量、シリコン基板の不純物濃度、 Co はゲート絶線膜の単位面積当りの容量である。

本発明のインパータの駆動側トランジスタのゲートに矩形パルスVinが入った時、Vinが高レベルで駆動側のトランジスタ201をOBにすれば(Vo)206は低レベル即ち接地電位に下がる。この時の立ち下がり時間は一般に駆動側トランジスタ201の甲/Lを大きくとるため短い。こゝでL、甲はそれぞれMOB電界効果トランジ

型の負荷特性を示す。

第3図はインパータの伝達特性を制定する回路 図、第4図は本発明のインパータの伝達特性曲線 図である。

以上説明したように、本発明に於けるインバー タは負荷側 M O B 電界効果トランジスタのゲート

5

10

15

5

10

15

特開昭54- 69392(4)

電電配線を取り除き、IOの幾模度を向上させる と共に出力信号の立ち下がり時間の短縮を可能と すると共にβε 値の制御をより広い範囲で容易に する。

上記実施例はエンハンスメント型のメティンネルMOB型電界効果トランジスタの場合について 説明したが、アティンネルMOB電界効果トラン ジスタの場合も全く同様であり、また、ディブレッション型の場合でも全く同様である。


4. 図面の簡単な説明

第1図は本発明の1実施例のインパータの断面図、第2図は第1図のインパータの等価回路図、第3図はインパータの伝達特性を測定する回路図、第4図は本発明のインパータの伝達特性曲線図である。


101……シリコン基体、102……厚い胎療 膜、103…… 枢動 倒M O B 電界効果トランジス タのソース領域、104…… 枢動 倒M O B 電界効 集トランジスタのドレイン領域、105…… 駆動

代理人 弁理士 内 原





第1团



第2回

